[ad_1]

Всеки пакет Telum се състои от два 7nm, осем ядрени / шестнадесет нишкови процесора, работещи на <em> پایه ای </em> سرعت کلاک بالای 5 گیگاهرتز  یک سیستم معمولی در مجموع شانزده عدد از این تراشه ها را در چهار شکاف “کشو” قرار می دهد.<figcaption class=
بزرگنمایی / هر بسته Telum شامل دو پردازنده 7 نانومتری ، هشت هسته ای / شانزده رشته ای است که روی a کار می کنند پایه سرعت کلاک بالای 5 گیگاهرتز یک سیستم معمولی در مجموع شانزده عدد از این تراشه ها را در “کشو” با چهار شکاف مرتب می کند.

از دیدگاه علاقه مندان به رایانه x86 – یا حرفه ای – رایانه های اصلی حیوانات عجیب و قدیمی هستند. آنها از نظر جسمی عظیم ، پرهزینه و گران هستند در مقایسه با امکانات مرکز داده سنتی ، معمولاً محاسبات کمتری را با هزینه بیشتر ارائه می دهند.

این س theال را ایجاد می کند ، “پس چرا به استفاده از mainframes ادامه می دهید؟” همانطور که Ian Cutress از AnandTech در قطعه ای گمانه زنی با تمرکز بر ذخیره سازی مجدد Telum اشاره می کند ، “باقی بمانید [IBM Z] سیستم ها بر حسب میلی ثانیه در سال اندازه گیری می شوند. “(در صورت صحت ، حداقل هفت نه.)

بیانیه Telum IBM نشان می دهد که اولویت های اصلی و محاسبات کالا چگونه متفاوت هستند. به طور معمول رابط حافظه Telum را “قادر به تحمل آسیب کامل کانال یا DIMM می داند و برای بازیابی شفاف داده ها بدون تأثیر بر زمان پاسخگویی طراحی شده است.”

هنگامی که یک DIMM را از سرور x86 در حال بارگیری بارگیری می کنید ، آن سرور “اطلاعات را به طور شفاف بازیابی نمی کند” – فقط خراب می شود.

معماری سری Z IBM

Telum به گونه ای طراحی شده است که می تواند همه آنها را برای پردازنده های اصلی کنترل کند و جایگزین تنظیمات بسیار ناهمگن در مین فریم های قبلی IBM شود.

پردازنده 14 نانومتری IBM z15 که Telum جایگزین آن می شود ، در مجموع دارای پنج پردازنده است – دو جفت پردازنده محاسباتی 12 هسته ای و یک کنترل کننده سیستم. هر پردازنده محاسباتی دارای 256MiB L3 حافظه پنهان بین 12 هسته خود است ، در حالی که System Controller میزبان ذخیره سازی بزرگ 960MiB L4 است که بین چهار پردازنده محاسباتی به اشتراک گذاشته شده است.

پنج مورد از این پردازنده های z15 – هر کدام شامل چهار پردازنده محاسباتی و یک کنترل کننده سیستم – یک “کشو” هستند. چهار کشو در یک پردازنده اصلی مجهز به z15 مونتاژ شده اند.

اگرچه مفهوم پردازنده های متعدد در هر کشو و چند کشو در هر سیستم باقی مانده است ، معماری در Telum به طور اساسی متفاوت است – و بسیار ساده شده است.

معماری سلاح

Telum در نگاه اول نسبت به z15 کمی ساده تر است – این یک پردازنده هشت هسته ای است که بر اساس فرایند 7 نانومتری سامسونگ ساخته شده است و دو پردازنده در هر بسته ترکیب شده اند (مشابه رویکرد چیپست AMD برای Ryzen). هیچ پردازنده جداگانه ای برای کنترل کننده سیستم وجود ندارد – همه پردازنده های Telum یکسان هستند.

از اینجا ، چهار بسته پردازنده Telum با هم ترکیب می شوند و کشویی با چهار شکاف ایجاد می کنند و چهار عدد از این کشوها در یک سیستم اصلی اصلی قرار می گیرند. این در مجموع 256 هسته را روی 32 پردازنده فراهم می کند. هر هسته در a عمل می کند پایه سرعت کلاک بالای 5 گیگاهرتز-تأخیر قابل پیش بینی و سازگار برای معاملات زمان واقعی نسبت به پایه پایین با سرعت توربو بیشتر فراهم می کند.

جیب های پر از پول نقد

حذف CPU هر بسته همچنین به معنای طراحی مجدد حافظه پنهان Telum بود – حافظه نهان بزرگ 960MiB L4 و حافظه پنهان L3 مشترک برای هر روز از بین رفته بود. در Telum ، هر هسته جداگانه دارای حافظه پنهان 32MiB L2 خصوصی است – و بس. هیچ سخت افزاری L3 یا L4 وجود ندارد.

در اینجا همه چیز بسیار عجیب می شود – در حالی که حافظه نهان 32MiB L2 در هر هسته Telum از نظر فنی خصوصی است ، در واقع فقط عملا خصوصی. هنگامی که یک سطر از حافظه پنهان L2 یک هسته حذف می شود ، پردازنده به دنبال یک فضای خالی در L2 هسته های دیگر است. اگر مقداری پیدا کرد ، خط حافظه پنهان L2 از هسته حذف می شود ایکس به عنوان یک خط حافظه پنهان L3 مشخص شده و در هسته ذخیره می شود وL2

بسیار خوب ، بنابراین ما یک حافظه پنهان مجازی داریم که حداکثر 256MiB L3 را در هر پردازنده Telum به اشتراک می گذارد ، که از 32MiB حافظه خصوصی “خصوصی” L2 در هریک از هشت هسته آن تشکیل شده است. از این به بعد ، همه چیز یک گام فراتر می رود – اینکه 256MiB “L3 مجازی” هر پردازنده را می تواند به نوبه خود به عنوان “L4 مجازی” مشترک بین همه پردازنده های سیستم استفاده شود.

“L4 مجازی” Telum تقریباً شبیه به “L3 مجازی” خود عمل می کند – خطوط کش L3 دور ریخته شده از یک پردازنده به دنبال خانه ای در پردازنده متفاوت است. اگر پردازنده دیگری در همان سیستم Telum دارای فضای آزاد باشد ، خط کش L3 حذف شده به عنوان L4 تعیین می شود و در L3 مجازی پردازنده دیگر (که از L2 های “خصوصی” هشت هسته آن تشکیل شده است) زندگی می کند.

Ian Cutress از AnandTech مکانیزم های ذخیره سازی Telum را با جزئیات بیشتری بررسی می کند. در نهایت ، او آنها را با پاسخ “چگونه این امکان پذیر است؟” با “جادوی ساده” خلاصه می کند.

تسریع در نتیجه گیری های هوش مصنوعی

https://www.youtube.com/watch؟v=TRBgBbvYiQw

Christian Jacobi از IBM در این کلیپ دو دقیقه ای به طور خلاصه شتاب هوش مصنوعی Telum را بیان می کند.

Telum همچنین شتاب دهنده پین ​​6TFLOPS را معرفی می کند. این دستگاه به گونه ای طراحی شده است که در کنار سایر موارد ، برای تشخیص تقلب در زمان واقعی استفاده شود در حین معاملات مالی (برخلاف مدت کوتاهی پس از معامله).

IBM در پی حداکثر عملکرد و حداقل تأخیر ، چندین سوزن وارد می کند. شتاب دهنده جدید پین قرار است “بمیرد” ، که اجازه می دهد روابط نهفته کمتری بین شتاب دهنده و هسته پردازنده وجود داشته باشد – اما این نه مجموعه ای از دستورالعمل های AVX-512 اینتل در خود هسته ها ساخته شده است.

مشکل شتاب پین داخلی مانند اینتل این است که معمولاً پردازنده هوش مصنوعی موجود برای هر هسته را محدود می کند. دستورالعمل اجرای هسته Xeon AVX-512 فقط سخت افزار را در هسته خود دارد ، به این معنی که وظایف خروجی بزرگتر باید بین چندین هسته Xeon تقسیم شود تا عملکرد کامل در دسترس باشد.

شتاب دهنده Telum در حالت کار است ، اما خارج از هسته است. این به یک هسته واحد اجازه می دهد بارهای پین را با قدرت انجام دهد کل یک شتاب دهنده در حال مرگ ، نه فقط قسمتی که در خودش ساخته شده است.

لیست تصاویر از IBM

[ad_2]

منبع: tarjome-news.ir